怎么判断是白癜风 https://news.39.net/bjzkhbzy/201108/8377601.html作者｜小林coding
来源
小林coding（ID：CodingLin）
代码都是由CPU跑起来的，我们代码写的好与坏就决定了CPU的执行效率，特别是在编写计算密集型的程序，更要注重CPU的执行效率，否则将会大大影响系统性能。
CPU内部嵌入了CPUCache（高速缓存），它的存储容量很小，但是离CPU核心很近，所以缓存的读写速度是极快的，那么如果CPU运算时，直接从CPUCache读取数据，而不是从内存的话，运算速度就会很快。
但是，大多数人不知道CPUCache的运行机制，以至于不知道如何才能够写出能够配合CPUCache工作机制的代码，一旦你掌握了它，你写代码的时候，就有新的优化思路了。
那么，接下来我们就来看看，CPUCache到底是什么样的，是如何工作的呢，又该写出让CPU执行更快的代码呢？
CPUCache有多快
你可能会好奇为什么有了内存，还需要CPUCache？根据摩尔定律，CPU的访问速度每18个月就会翻倍，相当于每年增长60%左右，内存的速度当然也会不断增长，但是增长的速度远小于CPU，平均每年只增长7%左右。于是，CPU与内存的访问性能的差距不断拉大。
到现在，一次内存访问所需时间是~多个时钟周期，这意味着CPU和内存的访问速度已经相差~多倍了。
为了弥补CPU与内存两者之间的性能差异，就在CPU内部引入了CPUCache，也称高速缓存。
CPUCache通常分为大小不等的三级缓存，分别是L1Cache、L2Cache和L3Cache。
由于CPUCache所使用的材料是SRAM，价格比内存使用的DRAM高出很多，在当今每生产1MB大小的CPUCache需要7美金的成本，而内存只需要0.美金的成本，成本方面相差了倍，所以CPUCache不像内存那样动辄以GB计算，它的大小是以KB或MB来计算的。
在Linux系统中，我们可以使用下图的方式来查看各级CPUCache的大小，比如我这手上这台服务器，离CPU核心最近的L1Cache是32KB，其次是L2Cache是KB，最大的L3Cache则是3MB。
其中，L1Cache通常会分为「数据缓存」和「指令缓存」，这意味着数据和指令在L1Cache这一层是分开缓存的，上图中的index0也就是数据缓存，而index1则是指令缓存，它两的大小通常是一样的。
另外，你也会注意到，L3Cache比L1Cache和L2Cache大很多，这是因为L1Cache和L2Cache都是每个CPU核心独有的，而L3Cache是多个CPU核心共享的。
程序执行时，会先将内存中的数据加载到共享的L3Cache中，再加载到每个核心独有的L2Cache，最后进入到最快的L1Cache，之后才会被CPU读取。它们之间的层级关系，如下图：
越靠近CPU核心的缓存其访问速度越快，CPU访问L1Cache只需要2~4个时钟周期，访问L2Cache大约10~20个时钟周期，访问L3Cache大约20~60个时钟周期，而访问内存速度大概在~个时钟周期之间。如下表格：
所以，CPU从L1Cache读取数据的速度，相比从内存读取的速度，会快多倍。
CPUCache的数据结构和读取过程是什么样的？
CPUCache的数据是从内存中读取过来的，它是以一小块一小块读取数据的，而不是按照单个数组元素来读取数据的，在CPUCache中的，这样一小块一小块的数据，称为CacheLine（缓存块）。
你可以在你的Linux系统，用下面这种方式来查看CPU的CacheLine，你可以看我服务器的L1CacheLine大小是64字节，也就意味着L1Cache一次载入数据的大小是64字节。
比如，有一个intarray[]的数组，当载入array[0]时，由于这个数组元素的大小在内存只占4字节，不足64字节，CPU就会顺序加载数组元素到array[15]，意味着array[0]~array[15]数组元素都会被缓存在CPUCache中了，因此当下次访问这些数组元素时，会直接从CPUCache读取，而不用再从内存中读取，大大提高了CPU读取数据的性能。
事实上，CPU读取数据的时候，无论数据是否存放到Cache中，CPU都是先访问Cache，只有当Cache中找不到数据时，才会去访问内存，并把内存中的数据读入到Cache中，CPU再从CPUCache读取数据。
这样的访问机制，跟我们使用「内存作为硬盘的缓存」的逻辑是一样的，如果内存有缓存的数据，则直接返回，否则要访问龟速一般的硬盘。
那CPU怎么知道要访问的内存数据，是否在Cache里？如果在的话，如何找到Cache对应的数据呢？我们从最简单、基础的直接映射Cache（DirectMappedCache）说起，来看看整个CPUCache的数据结构和访问逻辑。
前面，我们提到CPU访问内存数据时，是一小块一小块数据读取的，具体这一小块数据的大小，取决于coherency_line_size的值，一般64字节。在内存中，这一块的数据我们称为内存块（Bock），读取的时候我们要拿到数据所在内存块的地址。
对于直接映射Cache采用的策略，就是把内存块的地址始终「映射」在一个CPULine（缓存块）的地址，至于映射关系实现方式，则是使用「取模运算」，取模运算的结果就是内存块地址对应的CPULine（缓存块）的地址。
举个例子，内存共被划分为32个内存块，CPUCache共有8个CPULine，假设CPU想要访问第15号内存块，如果15号内存块中的数据已经缓存在CPULine中的话，则是一定映射在7号CPULine中，因为15%8的值是7。
机智的你肯定发现了，使用取模方式映射的话，就会出现多个内存块对应同一个CPULine，比如上面的例子，除了15号内存块是映射在7号CPULine中，还有7号、23号、31号内存块都是映射到7号CPULine中。
因此，为了区别不同的内存块，在对应的CPULine中我们还会存储一个组标记（Tag）。这个组标记会记录当前CPULine中存储的数据对应的内存块，我们可以用这个组标记来区分不同的内存块。
除了组标记信息外，CPULine还有两个信息：
一个是，从内存加载过来的实际存放数据（Data）。另一个是，有效位（Validbit），它是用来标记对应的CPULine中的数据是否是有效的，如果有效位是0，无论CPULine中是否有数据，CPU都会直接访问内存，重新加载数据。CPU在从CPUCache读取数据的时候，并不是读取CPULine中的整个数据块，而是读取CPU所需要的一个数据片段，这样的数据统称为一个字（Word）。那怎么在对应的CPULine中数据块中找到所需的字呢？答案是，需要一个偏移量（Offset）。
因此，一个内存的访问地址，包括组标记、CPULine索引、偏移量这三种信息，于是CPU就能通过这些信息，在CPUCache中找到缓存的数据。而对于CPUCache里的数据结构，则是由索引+有效位+组标记+数据块组成。
如果内存中的数据已经在CPUCahe中了，那CPU访问一个内存地址的时候，会经历这4个步骤：
根据内存地址中索引信息，计算在CPUCahe中的索引，也就是找出对应的CPULine的地址；找到对应CPULine后，判断CPULine中的有效位，确认CPULine中数据是否是有效的，如果是无效的，CPU就会直接访问内存，并重新加载数据，如果数据有效，则往下执行；对比内存地址中组标记和CPULine中的组标记，确认CPULine中的数据是我们要访问的内存数据，如果不是的话，CPU就会直接访问内存，并重新加载数据，如果是的话，则往下执行；根据内存地址中偏移量信息，从CPULine的数据块中，读取对应的字。到这里，相信你对直接映射Cache有了一定认识，但其实除了直接映射Cache之外，还有其他通过内存地址找到CPUCache中的数据的策略，比如全相连Cache（FullyAssociativeCache）、组相连Cache（SetAssociativeCache）等，这几种策策略的数据结构都比较相似，我们理解流直接映射Cache的工作方式，其他的策略如果你有兴趣去看，相信很快就能理解的了。
如何写出让CPU跑得更快的代码？
我们知道CPU访问内存的速度，比访问CPUCache的速度慢了多倍，所以如果CPU所要操作的数据在CPUCache中的话，这样将会带来很大的性能提升。访问的数据在CPUCache中的话，意味着缓存命中，缓存命中率越高的话，代码的性能就会越好，CPU也就跑的越快。
于是，「如何写出让CPU跑得更快的代码？」这个问题，可以改成「如何写出CPU缓存命中率高的代码？」。
在前面我也提到，L1Cache通常分为「数据缓存」和「指令缓存」，这是因为CPU会别处理数据和指令，比如1+1=2这个运算，+就是指令，会被放在「指令缓存」中，而输入数字1则会被放在「数据缓存」里。
因此，我们要分开来看「数据缓存」和「指令缓存」的缓存命中率。
如何提升数据缓存的命中率？
假设要遍历二维数组，有以下两种形式，虽然代码执行结果是一样，但你觉得哪种形式效率最高呢？为什么高呢？
经过测试，形式一array[j]执行时间比形式二array[j]快好几倍。
之所以有这么大的差距，是因为二维数组array所占用的内存是连续的，比如长度N的指是2的话，那么内存中的数组元素的布局顺序是这样的：
形式一用array[j]访问数组元素的顺序，正是和内存中数组元素存放的顺序一致。当CPU访问array[0][0]时，由于该数据不在Cache中，于是会「顺序」把跟随其后的3个元素从内存中加载到CPUCache，这样当CPU访问后面的3个数组元素时，就能在CPUCache中成功地找到数据，这意味着缓存命中率很高，缓存命中的数据不需要访问内存，这便大大提高了代码的性能。
而如果用形式二的array[j]来访问，则访问的顺序就是：
你可以看到，访问的方式跳跃式的，而不是顺序的，那么如果N的数值很大，那么操作array[j]时，是没办法把array[j+1]也读入到CPUCache中的，既然array[j+1]没有读取到CPUCache，那么就需要从内存读取该数据元素了。很明显，这种不连续性、跳跃式访问数据元素的方式，可能不能充分利用到了CPUCache的特性，从而代码的性能不高。
那访问array[0][0]元素时，CPU具体会一次从内存中加载多少元素到CPUCache呢？这个问题，在前面我们也提到过，这跟CPUCacheLine有关，它表示CPUCache一次性能加载数据的大小，可以在Linux里通过coherency_line_size配置查看它的大小，通常是64个字节。
也就是说，当CPU访问内存数据时，如果数据不在CPUCache中，则会一次性会连续加载64字节大小的数据到CPUCache，那么当访问array[0][0]时，由于该元素不足64字节，于是就会往后顺序读取array[0][0]~array[0][15]到CPUCache中。顺序访问的array[j]因为利用了这一特点，所以就会比跳跃式访问的array[j]要快。
因此，遇到这种遍历数组的情况时，按照内存布局顺序访问，将可以有效的利用CPUCache带来的好处，这样我们代码的性能就会得到很大的提升，
如何提升指令缓存的命中率？
提升数据的缓存命中率的方式，是按照内存布局顺序访问，那针对指令的缓存该如何提升呢？
我们以一个例子来看看，有一个元素为0到之间随机数字组成的一维数组：
接下来，对这个数组做两个操作：
第一个操作，循环遍历数组，把小于50的数组元素置为0；第二个操作，将数组排序；那么问题来了，你觉得先遍历再排序速度快，还是先排序再遍历速度快呢？
在回答这个问题之前，我们先了解CPU的分支预测器。对于if条件语句，意味着此时至少可以选择跳转到两段不同的指令执行，也就是if还是else中的指令。那么，如果分支预测可以预测到接下来要执行if里的指令，还是else指令的话，就可以「提前」把这些指令放在指令缓存中，这样CPU可以直接从Cache读取到指令，于是执行速度就会很快。
当数组中的元素是随机的，分支预测就无法有效工作，而当数组元素都是顺序的，分支预测器会动态地根据历史命中数据对未来进行预测，这样命中率就会很高。
因此，先排序再遍历速度会更快，这是因为排序之后，数字是从小到大的，那么前几次循环命中if50的次数会比较多，于是分支预测就会缓存if里的array=0指令到Cache中，后续CPU执行该指令就只需要从Cache读取就好了。
如果你肯定代码中的if中的表达式判断为true的概率比较高，我们可以使用显示分支预测工具，比如在C/C++语言中编译器提供了likely和unlikely这两种宏，如果if条件为ture的概率大，则可以用likely宏把if里的表达式包裹起来，反之用unlikely宏。
实际上，CPU自身的动态分支预测已经是比较准的了，所以只有当非常确信CPU预测的不准，且能够知道实际的概率情况时，才建议使用这两种宏。
如果提升多核CPU的缓存命中率？
在单核CPU，虽然只能执行一个进程，但是操作系统给每个进程分配了一个时间片，时间片用完了，就调度下一个进程，于是各个进程就按时间片交替地占用CPU，从宏观上看起来各个进程同时在执行。
而现代CPU都是多核心的，进程可能在不同CPU核心来回切换执行，这对CPUCache不是有利的，虽然L3Cache是多核心之间共享的，但是L1和L2Cache都是每个核心独有的，如果一个进程在不同核心来回切换，各个核心的缓存命中率就会受到影响，相反如果进程都在同一个核心上执行，那么其数据的L1和L2Cache的缓存命中率可以得到有效提高，缓存命中率高就意味着CPU可以减少访问内存的频率。
当有多个同时执行「计算密集型」的线程，为了防止因为切换到不同的核心，而导致缓存命中率下降的问题，我们可以把线程绑定在某一个CPU核心上，这样性能可以得到非常可观的提升。
在Linux上提供了sched_setaffinity方法，来实现将线程绑定到某个CPU核心这一功能。
总结
由于随着计算机技术的发展，CPU与内存的访问速度相差越来越多，如今差距已经高达好几百倍了，所以CPU内部嵌入了CPUCache组件，作为内存与CPU之间的缓存层，CPUCache由于离CPU核心很近，所以访问速度也是非常快的，但由于所需材料成本比较高，它不像内存动辄几个GB大小，而是仅有几十KB到MB大小。
当CPU访问数据的时候，先是访问CPUCache，如果缓存命中的话，则直接返回数据，就不用每次都从内存读取速度了。因此，缓存命中率越高，代码的性能越好。
但需要注意的是，当CPU访问数据时，如果CPUCache没有缓存该数据，则会从内存读取数据，但是并不是只读一个数据，而是一次性读取一块一块的数据存放到CPUCache中，之后才会被CPU读取。
内存地址映射到CPUCache地址里的策略有很多种，其中比较简单是直接映射Cache，它巧妙的把内存地址拆分成「索引+组标记+偏移量」的方式，使得我们可以将很大的内存地址，映射到很小的CPUCache地址里。
要想写出让CPU跑得更快的代码，就需要写出缓存命中率高的代码，CPUL1Cache分为数据缓存和指令缓存，因而需要分别提高它们的缓存命中率：
对于数据缓存，我们在遍历数据的时候，应该按照内存布局的顺序操作，这是因为CPUCache是根据CPUCacheLine批量操作数据的，所以顺序地操作连续内存数据时，性能能得到有效的提升；对于指令缓存，有规律的条件分支语句能够让CPU的分支预测器发挥作用，进一步提高执行的效率；另外，对于多核CPU系统，线程可能在不同CPU核心来回切换，这样各个核心的缓存命中率就会受到影响，于是要想提高进程的缓存命中率，可以考虑把线程绑定CPU到某一个CPU核心。
分享个喜事，小林平日里忙着输出文章，今天收到一份特别的快递，是CSDN寄来的奖状。
骄傲的说，你们
