发展历史
年，Verilog开始作为一种专用的硬件建模语言使用，取得了相当大的成功。年，CadenceDesignSystems公司将该语言面向公众开放，作为试图与VHDL相抗衡的竞争手段的一部分。年，Verilog成为IEEE标准-,也就是所谓的Verilog-95。Verilog-95以后不断演变，年成为IEEE的另一个标准-,即所谓的Verilog-。与过去的标准相比，它包含了很多扩展，克服了原来标准的缺点，并引入了一些新的语言特征。年，IEEE发布了-标准，称为Verilog。它修改了一些规范，并具有一些新的语言特征。IEEE发布了一些SystemVerilog的标准。最新的标准是-，是在年发布的。SystemVerilog是Verilog的一个超集，旨在更好地支持设计验证功能，提高仿真性能,使语言变得更加强大、更易于使用。Verilog-是大多数FPGA设计者主要使用的Verilog版本，得到了所有的综合和仿真工具支持。Verilog-
Xilinx的XST和其他FPGA综合工具都有一个选项，可启用或禁用Verilog-标准。XST使用-Verilog命令行选项，而Synplify使用“set_option-vlog_stdv”命令。下面简要概括了Verilog-95和Verilog-之间最主要的区别。